(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-57457

(43)公開日 平成7年(1995)3月3日

(51) Int. C1. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/401

G11C 11/34 362 C

審査請求 有 請求項の数5 FD (全9頁)


(21) 出願番号 特願平5-225185 (71) 出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72) 発明者 神先 幸子 東京都港区芝五丁目7番1号 日本電気株式会社内 (74) 代理人 弁理士 ▲柳▼川 信

(54) 【発明の名称】メモリ装置

(57)【要約】

【目的】 複数バンクを有し、センスアンプをキャッシュメモリとして用いるDRAMにおいて、チップサイズを小としつつ高速アクセスを実現する。

【構成】 RASBをロウレベルに維持した状態で、センスアンプはアクティブとしたままでワード線を制御信号RSTRによりリセット可能とする。RASBがロウレベルに維持されているので、センスアンプがアクティブのままであるから、センスアンプをキャッシュメモリとして用いることができる。ページアクセスサイクル中にライトがあったかどうか判定し、ライトがあればRASB上昇時にワード線を上げ、センスアンプ内のデータをメモリセルにリストアしてからビット線対をプリチャージし、ライトがなければ、RASB上昇時に直ちにビット線対をプリチャージする。



ľ

10

【特許請求の範囲】

【請求項1】 ワード線と、ビット線と、これ等ワード 線とビット線との各交差部に設けられたメモリセルと、 前記ビット線対応に設けられて対応ビット線のデータを 増幅するセンスアンプと、外部ローアドレスストローブ 信号の活性化に応答してアドレス信号を取込みこのアド レス信号に応じたワード線を選択的に活性化する手段 と、前記アドレス信号に応じたビット線に対応するセン スアンプを選択的に活性化する手段とを含むメモリ装置 であって、

前記ローアドレスストローブ信号の活性状態で、制御信 号に応答して前記センスアンプの活性状態を維持しつつ 前記ワード線を非活性状態に制御する手段を含むことを 特徴とするメモリ装置。

【請求項2】 前記ワード線の活性状態で、前記ローア ドレスストローブ信号の非活性化に応答して前記ワード 線を非活性化後に前記ビット線をプリチャージし、前記 ワード線の非活性状態で、前記ローアドレスストローブ 信号の非活性化に応答して前記ビット線をプリチャージ する手段を含むことを特徴とする請求項1記載のメモリ 20 装置。

【請求項3】 前記制御信号は前記ローアドレスストロ ーブ信号の活性化に応答して所定時間後に生成されるよ う構成したことを特徴とする請求項1記載のメモリ装

【請求項4】 前記制御信号は外部から供給されるよう にしたことを特徴とする請求項1記載のメモリ装置。

【請求項5】 前記ワード線の非活性化状態で前記セン スアンプに対する書込み指示に応答してこの書込み指示 を記憶する手段と、

前記センスアンプが非活性化される以前に前記書込み指 示を記憶する手段の出力により当該ワード線を活性状態 として、書込みデータを対応メモリセルへ再書込みする 手段と、

を含むことを特徴とする請求項3記載のメモリ装置。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はメモリ装置に関し、特に ページアクセス可能なダイナミックメモリシステムに関 するものである。

[0002]

【従来の技術】従来この種のダイナミックメモリシステ ムの概略ブロック図を図16に示す。外部からのアドレ ス信号ADDO~ADDNはラッチパルスRLのタイミ ングに同期して対応するラッチ回路100~10Nへラ ッチされる。これ等各ラッチ出力は対応するゲート回路 110~11Nを介して内部ロウアドレス信号XO~X Nとしてロウデコーダ12へ供給される。

【0003】ロウデコーダ12においては、内部ロウア ドレス信号XO~XNの信号内容に応じてワード線13 50 モリとして用いるメモリシステムが製品化されつつあ

の一本を選択的にアクティブ化するようになっている。 これ等ワード線13とビット線15との各交差部にはメ モリセルが夫々配置されることにより、全体としてメモ リセルアレイ14を構成している。

【0004】各ビット線15に対応してセンスアンプ1 6が設けられており、ビット線15のうち図示せぬカラ ムデコーダにより選択された一つのビット線に対応する センスアンプがアクティブとされる。従って、アドレス 信号ADDO~ADDNにより選択されたワード線とビ ット線との交差部のメモリセルからの読出しデータが当 該ビット線に対応するセンスアンプから外部へ導出され るようになっている。

【0005】図17は図16のメモシステムにおけるペ ージアクセスの動作例を示すタイミングチャートであ る。ロウアドレスストローブ信号(RASB)が立下っ てアクティブになると、ロウアドレスラッチ信号(R L)が立上ってアクティブになり、ロウアドレスADD n (n=0~N) が対応ラッチ回路100~10Nへ夫 々取込まれる。内部ロウアドレスXnがロウアドレスデ コーダ12にてデコードされ、選択された一つのワード 線のみが立上りアクティブとなる。続いて、ビット線対 の差電位が増幅される。

【0006】しかる後に、カラムアドレスストローブ信 号(CASB)の降下エッジにてカラムアドレス(CA 1) が取込まれ、このカラムアドレス (CA1) にて選 択されたセンスアンプに対してリード/ライト動作が行 われる。

【0007】このとき、RASBをロウレベル(アクテ ィブ)状態に維持したままで、図17に示す如くCAS Bをクロッキングすることにより、同一のロウアドレス (RA1) 上の異なるカラムアドレス (CA1, CA 2, CA3等) をアクセスすることが可能である。

【0008】このとき、ワード線はハイレベルのアクテ ィブ状態にある。また、このワード線はメモリセルへの 論理1の書込みレベルを高くするために、一般に電源電 圧(Vcc)以上に昇圧されている。そのために、RA SBのローレベル期間が長すぎると、リーク等の要因で ワード線が昇圧レベルから低下してしまうという問題が ある。

【0009】そこで、RASBのロウレベル期間(tRA 40 S) として最大値(tRASMAX)が規定されている。

【0010】RASBがハイレベルになると、先ずワー ド線がリセット (非活性化) され、ワード線がロウレベ ルになった後に、内部ロウアドレスXnがリセットされ ると同時に、ビット線対がプリチャージされることにな る。この状態が次のページアクセス待期状態である。

【発明が解決しようとする課題】この様なDRAM(ダ イナミックRAM)回路のセンスアンプをキャッシュメ

れるまでの期間)となり、アクセスが遅くなるという欠 点がある。

【0018】本発明の目的は、チップサイズの増加をな くしかつアクセスタイムの縮小化を図ったメモリ装置を 提供することである。

[0019]

【課題を解決するための手段】本発明によるメモリ装置 は、ワード線と、ビット線と、これ等ワード線とビット 線との各交差部に設けられたメモリセルと、前記ビット 線対応に設けられて対応ビット線のデータを増幅するセ ンスアンプと、外部ローアドレスストローブ信号の活性 化に応答してアドレス信号を取込みこのアドレス信号に 応じたワード線を選択的に活性化する手段と、前記アド レス信号に応じたビット線に対応するセンスアンプを選 択的に活性化する手段とを含むメモリ装置であって、前 記ローアドレスストローブ信号の活性状態で、制御信号 に応答して前記センスアンプの活性状態を維持しつつ前 記ワード線を非活性状態に制御する手段を含むことを特 徴とする。

【0020】本発明による他のメモリ装置は、上記構成 の他に、更に前記ワード線の活性状態で、前記ローアド レスストローブ信号の非活性化に応答して前記ワード線 を非活性化後に前記ビット線をプリチャージし、前記ワ ード線の非活性状態で、前記ローアドレスストローブ信 号の非活性化に応答して前記ビット線をプリチャージす る手段を含むことを特徴とする。

[0021]

【実施例】以下に、本発明の実施例について図面を参照 しつつ詳細に説明する。

【0022】図1は本発明の実施例の各信号の変化を示 すタイムチャートである。ロウアドレスストローブ信号 (RASB) の降下時(活性化時)、ロウアドレスAD Dnがラッチ回路にてラッチされ、このラッチ出力が内 部ロウアドレスXnとしてロウアドレスデコーダへ供給 されてワード線の一つが択一的にアクティブとされる。 このワード線のアクティブに応答してビット線対の差電 位が対応センスアンプへ入力され増幅される。

【0023】このとき、どのバンクのワード線をアクテ ィブとするかは、RASBの上昇時に外部バンク信号B ANKから取込んだ信号に基づくもので、本例ではバン クAとしている。

【0024】以上の動作は従来例のそれと同一である。 そして、ビット線対の差電位が開きメモリセルへの再書 込みが十分行われた時点で、外部制御信号(RSTR: Restore) がロウレベルになり、ワード線がリセ ットされると同時に、内部ロウアドレスXnがリセット される。

【0025】この場合、RASBはロウレベルのままで あり、よってセンスアンプは、データを保持したままの

る。すなわち、図18にその概念図を示す如く、複数の バンク (図18では4つのバンクA~D) を持つメモリ 回路において、チップ上の全メモリをバンク数に分け、 異なるバンクは異なるロウアドレス上のデータを同時に そのバンクのセンスアンプに保持することができるよう にし、同一ロウアドレス上のワードが続いてアクセスさ れたときは、ワードアクセスを行なわずに、データを保 持しているセンスアンプへアクセスを行うようにして、 髙速化を図るようにしている。

【0012】この様に、センスアンプをキャッシュメモ 10 リとして用いる機能を実現しようとすると、図18に示 す如く、ロウアドレス線Xn、ロウデコーダをバンク毎 に設ける必要があり、メモリチップの面積増大につなが るという欠点がある。

【0013】また、この様なメモシステムの用途として は、同一のロウアドレスに対するアクセスが集中して生 じる確率が高いために、主としてページアクセスが行わ れることが多い。従って、あるロウアドレスへのアクセ スが終了しても、次に同一ロウアドレスへアクセスが生 じる可能性が大きくなり、よって異なるロウアドレスを 20 アクセスする必要が生じないときには、RASBをハイ レベル (非活性) 状態とせずに、アクティブ状態のまま にしておき、センスアンプはデータ保持状態としてい る。

【0014】こうすることで、次に同一ロウアドレスへ のアクセスが生じたときには、RASアクセスタイム (tRAC) ではなく、CASアクセスタイム(tCAC) のみでリード/ライト動作が可能となる。一般に、リー ド動作の場合、CASアクセスタイムはRASアクセス タイムの1/3程度であるので、高速アクセスが可能と 30 なるのである。

【0015】しかしながら、この場合、前述したtRASM AXの規定が存在するために、異なるロウアドレスへのア クセス要求のあるなしにかかわらず、この時間 t RASMAX の後には、必らずRASBをリセットしてプリチャージ する必要があり、これ等各信号の制御が煩雑になるとい う欠点がある。

【0016】更に、異なるロウアドレスへのアクセスが 必要になったときには、図19のタイムチャートに示す 如く、RASBをプリチャージしてRASBプリチャー 40 ジ時間 (tRP) の最小規定時間 (tRPMIN) 後に、RA SBをアクティブとし、所望のデータをリード/ライト する必要がある。このときのリードアクセスタイムは、 t RPMIN + t RACMINで制限されることになる。

【0017】従来技術におていは、RASBをプリチャ ージすると、先ずワード線をリセットしロウレベルにし てからビット線対をプリチャージするようになっている ので、tRP = t1 + t2 (t1:RASBの立上りから ワード線がロウレベルになるまでの時間、t2:ワード 線がロウレベルになってからビット線がプリチャージさ 50 状態であるので、ワード線の状態にかかわらずページア クセスが可能となるのである。

【0026】上述した制御動作は図2の論理回路で実現可能であり、その動作タイミングを図3に示す。RASBと制御信号RSTRとにより、センスアンプ用RASB(SRASB)及びワード用RASB(WRASB)とを生成している。従来技術では、RASBのみの一つの信号でセンスアンプとワード線とを制御していたのを、本発明では、RASBの他に更にリストア用制御信号RSTRを導入して、センスアンプ用RASBの他にワード用RASBを生成している。

【0027】図3に示す如く、RASBの降下エッジにおいては、制御信号RSTRはハイレベルになっており、よってSRASB及びWRASBは共にロウレベルにあり、センスアンプ及びワード線は共に活性化される。制御信号RSTRがロウレベルになると、WRASBはハイレベルになり、ワード線のみがリセットされる。

【0028】また、図2の回路において、RASBがロウレベルの状態で図3の如くRSTRをクロッキングすると、ワード線の電位もそれと同期してクロッキングさ 20せることができることになる。この動作については後述する。

【0029】この様に、RASBをアクティブ状態に維持してワード線のみをリセットすることにより、ワード線の昇圧レベルがリーク等の要因で低下してしまうことで制限されている t RASMAXの規定を何等気にする必要がなく、異なるロウアドレスへのアクセス要求が来るまで、RASBをアクティブにしておくことが可能となるのである。

【0030】また、ワード線はリセットされるので、ロ 30 ウアドレスラッチ、ロウアドレス線、ロウデコーダは異なるアドレスに対して対応できることになる。このときの動作を図4,5を用いて詳述する。図4はバンク数が2の場合の本発明の実施例の一部ブロック図であり、図5はその動作タイムチャートであり、図1のタイムチャートからの続きを示す。尚、図4において、図16と同等部分は同一符号にて示しており、バンクA,バンクBには夫々A,Bの符号を付していてる。

【0031】RASBが立上がると、その立上りタイミングにてバンクアドレスBANKのBが取込まれ、バン 40 クBのビット線対15Bはプレチャードされる。バンクAのビット線対15Aは差電位が増幅された状態にある。

【0032】続いて、RASBが立下ると、ロウアドレスラッチ回路 $100\sim10$ Nはロウアドレスをラッチし、ロウアドレスデコーダ 12 を介してバンクBのワード線を選択しバンクBのビット線対の差電位が増幅される。しかる後に、RSTRがロウレベルになると、バンクBのワード線は図10のバンクAのワード線と同様に、リセットされる。

【0033】図4中のBANKAEはバンクAのワード 線をアクティブにするための信号であり、BANKBE はバンクBのワード線をアクティブにするための信号で

ある。

【0034】以上の動作は、センスアンプをアクティブにしたまま、ワード線のみをリセットすることにより実現されるものである。

【0035】この様な動作をしたとき、RSTRにより ワード線がリセットされてからRASBによってビット 10 線がプリチャージされるまでの間に、センスアンプに書 込み動作が生じた場合、センスアンプに書込んだデータ がメモリセルへ書込まれないという問題が生じる。

【0036】そこで、図6のタイムチャートに示す如く、RASBがハイレベルになる前にRSTRをハイレベルにし、その立上りエッジでロウアドレスとバンクアドレスとが取込まれるようにする。図2、3に示す如く、RASBがロウレベルでRSTRがハイレベルのときは、WRASBがアクティブになるので、再びワード線が立上り、センスアンプのデータをメモリセルにリストアする。

【0037】続いて、RASBをハイレベルにし、ワード線をロウレベルとし、ビット線をプリチャージすれば良い。RASBの立上りエッジでRSTRがロウレベルであれば、直ちにビット線のプリチャージを行うので、従来に比しワード線をロウレベルへ変化させる時間(図6のt1)がなくなり、ライトアクセスがなかった場合のtRPの短縮を図ることができる。

【0038】先の実施例では、ワード線のリセット及び 再書込みのためにワード線を上げることを外部制御信号 (RSTR)によって行ったが、第二の実施例では、これを内部制御信号 (IRSTR)によって行うようにしている。この実施例のタイミングチャートは図1のRS TRをIRSTRに置換えたものになる。内部信号IR STR (Internal Restore)はRAS Bから例えば図7のようにして作られる。

【0039】図7のディレイ素子51による遅延時間は RASB降下時からビット線が十分増幅される時間に設 定してある。また、図3はRSTRをIRSTRに置換 えることで第二の実施例に適用できる。

【0040】図1の様な動作をしたとき、ワード線がリセットされてからビット線がプリチャージされるまでの間に、センスアンプに書込み動作が発生していた場合、センスアンプに書き込んだデータがメモリセルに書込まれないと言う不具合が生じてしまう。

【0041】そこで、図8に示すように、RASBの上昇エッジでロウアドレスとバンクアドレスとを取込み、もう一度ワード線を上げ、センスアンプのデータをメモリセルにリストアしてからワード線を下げ、ビット線をプリチャージすれば良い。

0 【0042】このコントロール回路は、図2の代わり

50

に、例えば図9の様な回路を用いることで実現できる。 図10は図9の回路の動作を表わすタイミングチャート

【0043】RASBがロウレベルになるときIRST Rはハイレベルなので、センスアンプ用RASB(SR ASB)、ワード用RASB (WRASB) 共にロウレ ベルに変化する。図7のディレイ素子51で決る時間 t 51後にIRSTRがロウレベルになるので、WRAS Bはハイレベルになり、ワードがリセットされる。

【0044】RASBがハイレベルになると、WRAS 10 されなければならない。 Bがロウレベルになり再びワードが上がり、図9のディ レイ素子72で決る時間t72後にWRASBがハイレ ベルになり、ワードがリセットされる。

【0045】一方、RASBがハイレベルになってか ら、図9のディレイ素子71で決る時間 t 71後に、S RASBはハイレベルになりビット線はプリチャージさ れる。ディレイ素子は、t71>t72となるように設 定されている。

【0046】本発明では、更に t RPMIN を改善するため に、上述のリストアをライト動作があった場合のみ行う 20 ようにしている。

【0047】次に、この動作を図を用いて説明する。図 11はこの動作を表すタイミングチャートである。ペー ジアクセス中にライト動作が起り、ライト動作をするこ とを示す内部信号WEがハイレベルになると、過去にラ イト動作が起ったことを表す信号WRITEがハイレベ ルにセットされる。WRITEはWEがロウレベルにな ってもセットされたままであり、RASBがハイレベル になるとリセットされる。

【 0 0 4 8 】 WR I T E 信号を発生する回路としては、 例えば図12に示すようなフリップフロップを用いれば 良い。図12の回路によれば、WRITEはWEがハイ レベルになるとセットされ、その後はWEの状態によら ずハイレベルを保ち、RASBがハイレベルになること によりリセットされる。

【0049】RASBの上昇エッジでWRITEがハイ レベルであれば、ロウアドレスに従ってワード線を上 げ、メモリセルにセンスアンプのデータをリストアし、 ワード線を下げ、バンクアドレスに従って、ビット線を プリチャージする。

【0050】このコントロールは、例えば図13のよう な論理回路で実現することができる。図14,15は図 13の動作を表わしたものであり、図14はライト動作 が起こった場合、図15はライト動作が起らなかった場 合である。

【0051】ライトが起り、WRITEがハイレベルに なっている場合は、WRITE「がハイレベルになって いるので、ディレイ素子102,103は有効になる。

【0052】RASBがハイレベルになると、IRST

ASBがロウレベルになり、ワード線が上がる。その 後、ディレイ素子103で設定される遅延時間 t 103 の後に、図13のパス(b)でWRASBがハイレベル になり、ワードは再びリセットされる。

【0053】t103はワード線が上って、センスアン プのデータがメモリセル内に書かれるのに十分な時間に 設定される。また、t103でワード線のハイレベル期 間がコントロールされるように、ディレイ素子101で 設定される遅延時間 t 1 0 1 は t 1 0 3 より大きく設定

【0054】一方、SRASBはRASBがハイレベル になってから、ディレイ素子102で設定される遅延時 間t102の後にハイレベルになり、ビット線をプリチ ャージする。ワードがリセットされてからビット線がプ リチャージされるように、t102はt103より大き く設定される。

【0055】ライトが起らなかった場合は、WRITE ´がロウレベルになっており、ディレイ素子102,1 03は無効になる。この時、WRASBは図13のパス (C), (d) によってハイレベルを保ち、SRASB は図13の(e)のパスのみ(すなわちRASBのみ で) コントロールされる。

【0056】実施例1,2の外部信号(RASB,RS TR、ADD等)のかわりに同一チップ上の論理回路に より、RASB, RSTR, ADD相当の信号を発生 し、ダイナミックメモリシステムをコントロールしても よい。

[0057]

【発明の効果】以上説明したように本発明は、RASB 30 が活性化中にセンスアンプを活性化したままワード線を リセットしたことで、 t RASMAXの制限無くページアクセ スが可能になり、よってセンスアンプをキャッシュメモ リとして使用できることになる。

【0058】また、複数のバンクを持つメモリシステム において、ワード線がリセットされていれば、ロウアド レス系回路(ロウアドレスラッチ、ロウアドレス線、ロ ウデコーダ等) はどのバンクのロウアドレスでも伝える ことができる。すなわち、ロウアドレス系回路をバンク で共用することができる。従って、ロウアドレス系回路 40 の増加無く、複数のバンクを持つメモリシステムを実現 することが出来ると言う結果を有する。

【0059】もし、ワード線をリセットせず、各バンク でロウアドレス系回路を別々に持った場合、例えば16 Mビットの容量を持つ2バンク構成のDRAMであれ ば、少なくとも2~3%はチップ面積が増加する。構成 するバンク数が4,8,…と大きくなれば、さらに大き な率のチップ面積の増加がおこる。

【0060】また、外部信号からワード線を再び上げら れるようにし、ワード線がアクティブ中にRASBが上 Rがハイレベルになるので図13の(a)のパスでWR 50 昇すればワード線をリセットしてからビット線対をプリ

10

チャージし、ワード線がリセットされているときRAS Bが上昇すれば、ただちにビット線対をプリチャージするようにするか、ページアクセス中にライトが起こっていれば、RASBが上昇したときワード線を上げてセンスアンプのデータをメモリセルへストアしてからワード線をリセットし、続いてピット線対をプリチャージし、ライトが起っていなければ、RASBが上昇した後ただちにビット線対をプリチャージするようにすることにより、ライトが起っていないときのtRPを、従来のtRPより、ワード線を落すための時間(約10ns)だけ短縮 10することができるという効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例の動作タイムチャートであ ろ

【図2】本発明の一実施例の制御信号発生部の回路図である。

【図3】図2の回路の動作タイムチャートである。

【図4】本発明の一実施例のシステムブロック図であ ろ.

【図5】図4のブロックの動作を示すタイムチャートで 20 ある。

【図 6 】本発明の実施例の他の動作を示すタイムチャートである。

【図7】本発明の第二の実施例のための制御信号発生回路を示す図である。

【図8】図7の回路の動作を示すタイムチャートである。

【図9】本発明の第二の実施例の制御回路の例を示す図

である。

【図10】図9の回路の動作を示すタイムチャートであ る。

【図11】本発明の第二の実施例の他の動作を示すタイムチャートである。

【図12】本発明の第二の実施例に用いる信号発生回路 を示す図である。

【図13】本発明の第二の実施例に用いる制御回路の例を示す図である。

0 【図14】図13の回路の動作を示すタイムチャートである。

【図15】図13の回路の動作を示すタイムチャートである。

【図16】従来のメモリシステムのブロック図である。

【図17】図16のブロックの動作を示すタイムチャートである。

【図18】従来のメモリシステムの他の例を示すブロック図である。

【図19】図18のブロックの動作を示すタイムチャートである。

【符号の説明】

100~10N アドレスラッチ回路

110~11N ゲート素子

12 ロウデコーダ


13A, 13B ワード線

14A, 14B メモリセル


15A, 15B ビット線

16A, 16A センスアンプ


【図1】



【図2】





【図3】




【図7】












BEST, AVAILABLE COPY









BEST AVAILABLE COPY


【図17】



【図18】



【図19】



BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)